DefinicePočítač s omezenou sadou příkazů je zařízení, jehož architektura sada instrukcí (ISA) obsahuje sadu atributů, které umožňují mít nižší cykly CPI než složitá sada příkazů do počítače (CISC). Obecná koncepce RISC je pojem počítače, který obsahuje malou sadu jednoduchých a běžných algoritmů, ale ne rozšířenou sadu komplexních a specializovaných sekvencí. Dalším obvyklým rysem RISC je architektura pro načítání /ukládání, kde je přístup k paměti prováděn pouze s určitými pokyny. Historie a vývojPrvní projekty RISC pocházejí od IBM, Stanford a UC Berkeley v 70. a 80. letech dvacátého století. IBM 801 Stanford MIPS a Berkeley RISC I a II byly vyvinuty s podobnou filozofií, známou jako RISC. Některé funkce návrhu byly typické pro většinu procesorů RISC:

Runtime jednoho cyklu: procesory mají CPI - čas sledovat instrukce jednoho cyklu. To je způsobeno optimalizací každého příkazu na CPU.

Zpracování dopravníků: technický algoritmus umožňující současné provedení dílů nebo stupňů pokynů pro efektivnější zacházení s pokyny.

Velký seznamregistruje: RISC filozofie designu obvykle zahrnuje více registrů, aby se zabránilo nadměrnému počtu interakcí s pamětí.

I když několik počítačů z 1960 a 70. let byly předchozí modely RISC, odkazuje k modernímu pojetí 1980 let. Zejména dva projekty v Stanfordu a Kalifornské univerzitě měří tento pojmový nápad. Stanford MIPS bude komerčně úspěšný model, zatímco Berkeley dal název celého konceptu komerčně dostupné jako SPARC. Dalším úspěchem této doby byla úsilí společnosti IBM, která nakonec vedla k Power Architecture. S rozvojem těchto oblastí v pozdní 1980, a to zejména v počátku roku 1990. Vzkvétal mnoho z těchto projektů jsou hlavní silou na trhu pracovních stanic Unix, stejně jako vestavěné procesory v laserových tiskáren, routerů a podobných výrobků .

Výhody a nevýhody architektury RISC

Nejjednodušší způsob, jak zjistit silné stránky a zranitelná místa architektury RISC - je to v porovnání s předchozím architektury CISC. Hlavním cílem architektury CISC - při plnění úkolů v méně řádků sestavy. Toho je dosaženo vytvořením hardwaru procesoru, který je schopen porozumět a provádět řadu operací. Pro tento konkrétní úkol je procesor CISC vydán se specifickou instrukcí (MULT). Při plnění Tento příkaz načte dvě hodnoty do samostatných registrů, násobí operandy v modulu provedení a ukládá produkt v příslušném registru. Celý úkol vynásobení dvou čísel tedy může býtdokončit jednu instrukci: MULT 2: 3 5: 2. CISC a RISC architektuře - předcházející a následné architektonické řešení.
MULT je to, co je známé jako "složitá výuka". Příkaz pracuje přímo na paměťových místech počítače a nevyžaduje, aby programátor výslovně způsobil jakékoliv funkce stahování nebo ukládání. Je to velmi podobné příkazu v jazyce vyšší úrovně. Například, jestliže předpokládáme, že představuje hodnotu 2: 3 a b má hodnotu od 5: 2, tento příkaz je shodný projev C a = a * b. Jednou z hlavních výhod tohoto systému je, že kompilátor musí vykonat minimální práci pro překládání jazyka vysokého jazyka do sestavy. Vzhledem k tomu, že délka kódu je poměrně krátká, je pro uložení instrukcí nezbytná velmi malá paměť RAM. Srovnávací analýza CISC a RISC procesorů architektury důraz je kladen na provádění složitých instrukcí přímo v hardwaru.

Přístup RISC

Procesory RISC používají pouze základní instrukce, které jsou prováděny v jednom cyklu. To znamená, že výše popsaný MULT tým může být rozdělena na tři samostatné příkazy: zatížení, který se pohybuje data z paměťové banky v případě PROD, což je produkt dvou operandů se nacházejí v registrech a sklad, který se pohybuje data z registru v paměťové banky Jsem Pro provedení přesné řady kroků popsaných v přístupu CISC musí programátor zakódovat čtyři montážní linky: LOAD A, 2: 3.
ZAŘÍZENÍ B, 5: 2.
PROD A, B
, zásobník 2: 3 A. Zpočátku se může zdát mnohem méně efektivní způsob, jak k dokončení operace, protože tam je víceřádek kódu a uložení pokynů pro vyrovnávání potřebujete více RAM. Kompilátor také musí udělat více práce, aby převedl jazyk vysokého jazyka do kódu tohoto formuláře.

Porovnání CISC a RISC

Porovnání CISC a RISC jsou CISC:

Důraz je kladen na poskytování hardwaru.

Zahrnuje hodiny-dlouhé složité instrukce.

Malé kódy, vysoké cykly za sekundu.

Tranzistory používaly k ukládání složitých instrukcí.

RISC:

Zaměření na software.

Zkrácená instrukce, která nevyžaduje hodně času.

Nízké cykly za sekundu, velké kódy.

Vyplácí více tranzistorů na paměťových registrech.

Strategie RISC přináší některé velmi důležité výhody. Vzhledem k tomu, že každý příkaz vyžaduje pouze jeden takt, celý program bude pracovat přibližně ve stejném čase jako multivalcový příkaz MULT. Tyto krátké instrukce "RISC" vyžadují méně prostorových tranzistorů než složité instrukce, což ponechává více prostoru pro běžné registry. Protože jsou všechny pokyny prováděny v jediném okamžiku (například jeden cyklus), je možné zpracovat dopravníky.

Charakterizace procesů

Oddělení pokynů LOAD a STORE skutečně snižuje množství práce, kterou musí počítač provádět. Po provedení příkazu MULT ve stylu CISC procesor automaticky vymaže registry. Pokud má být některý z operandů použit pro jiný výpočet, procesor musíznovu načíst data z paměťové banky a zaregistrovat se. V operačním systému RISC bude operand zůstat v registru, dokud na něj nebude vložena jiná hodnota. Přístup CISC se snaží minimalizovat počet instrukcí pro každý program tím, že obětuje počet cyklů na jednu instrukci. RISC naopak snižuje počet cyklů v důsledku pokynů pro každý program.

Provádění Potíže kommertseskoy

Navzdory výhodám léčby založených na RISC, desetiletí trvalo, než RIZIKEM čipy byly komerčně populární. To bylo z velké části způsobeno nedostatkem softwarové podpory. Přestože je řada Power Macintosh od společnosti Apple, který používal čipy založené na RISC a Windows NT, kompatibilní s RISC, Windows 3.1 a Windows 95 byly navrženy na základě procesorů CISC. Mnoho společností nechtělo riskovat odhalení technologie RISC. Bez obchodní zájmy procesoru nemohlo vyrábět RISC čipy v dostatečně velkém množství, aby byly cenově konkurovat. Další závažnou překážkou byla přítomnost společnosti Intel. Navzdory jejich CISC čipy jsou stále těžkopádné a složité z hlediska návrhu, Intel má prostředky k rozvoji výkonné procesory. Ačkoli RISC čipy by mohly překonat úsilí společnosti Intel v určitých oblastech, rozdíly nebyly dost velké, aby přesvědčit zákazníky ke změně technologie.

Celkový přínos RISC

Intel x86 je dnes jediným čipem, který drží architekturu CISC. Je to především v důsledku pokroku v jiných oblastech výpočetní techniky. Cena RAM prudce klesla. V roce 1977 stálo 1 MB DRAM asi 5 000 dolarů. Do roku 1994Stejné množství paměti stojí jen $ 6 (s inflací). Kompilační technologie se také stala složitějším, takže používání RISC RAM a důraz na software se staly dokonalým.

filozofie instrukční sada

RIZIKA falešné pochopení definice je myšlenka, že postupy jsou odstraněny, což vede ke snížené sadu algoritmů. RISC se již řadu let zvětšuje a mnohé z nich nyní mají širší škálu funkcí, než je CPC CISC. Termín „redukovanou řadu postupů“ se rozumí popis toho k tomu, že objem práce provedené každou instrukci se sníží (ne více než jedna paměťová cyklus) ve srovnání s složitých postupů CISC, které vyžadují několik desítek cyklů k provedení jednoho příkazu. Architektura RISC má obvykle samostatné I /O algoritmy a manipulaci s daty.

Formát instrukce

Většina z architektury RISC instrukce jsou pevné délky (obvykle 32 bitů) a jednoduchý kódování zjednodušuje vzorek, dekódování a vydání logiku. Jednou z nevýhod 32bitových instrukcí je snížení hustoty kódu, což je nepříznivý faktor pro vestavěné výpočty na pracovních stanicích a serverech. Architektura RISC byla původně určena k provozu. Chcete-li tento problém vyřešit několika architekturách, kam patří ARM, Power ISA, MIPS, RISC-V a Adipteva Epiphany, s možností řezaných instrukcí krátkém formátu nebo příkazy kompresní funkce. SH5 také postupuje podle tohoto vzoru, i když se rozvinul v opačném směru a přidal vícemultimediální pokyny pro původní 16bitové kódování.

Používání zařízení

Pro každou danou úroveň celkové výkonnosti má čip RISC typicky méně tranzistorů navržených pro základní logiku, která původně umožnila návrhářům zvýšit velikost registrů a vnitřní paralelismus. Další funkce běžně nalezené v architekturách RISC:

Průměrný výkon procesoru se blíží jedné instrukci za jeden cyklus.

Jediným formátem instrukce je použít jedno slovo s kódem operace ve stejných pozicích pro jednodušší dekódování.

Veškeré obecné registry lze použít jako zdroj /cíl ve všech pokynech, což usnadňuje sestavování (registry s pohyblivou čárkou se často ukládají zvlášť).

Jednoduché režimy s komplexním adresováním prováděné sekvencí příkazů.

​​

Několik typů hardwarových dat (například řetězec byte nebo BCD).

Projekty RISC obsahovaly také paměťový model Harvard, kde jsou týmy a data koncepčně odděleny. To znamená, že změna paměť, která ukládá kód nemůže ovlivnit instrukcí provedený procesorovou jednotku (CPU má samostatný instrukční vyrovnávací paměti a data), pokud nejsou k dispozici žádné zvláštní pokyny vydané synchronizaci. Na druhou stranu umožňuje současný přístup do vyrovnávacích pamětí, což často zvyšuje produktivitu.

Vlastnosti architektury RISC

V počáteční fázi vývoje počítačového programovacího průmyslubyl prováděn v montážním jazyce nebo strojním kódu, což povzbudilo používání silných a snadno ovladatelných instrukcí. Proto se vývojáři CPU snažili navrhnout algoritmy, které dokáží vykonat co nejvíce práce. S příchodem jazyků na vysoké úrovni začali architekti vytvářet speciální pokyny pro přímé zavedení určitých centrálních mechanismů. Druhým celkovým cílem bylo poskytnout všechny možné způsoby adresování pro každý algoritmus známý jako ortogonálnost pro usnadnění implementace kompilátoru.
přístup k době bylo, že návrh hardwaru byl zralejší než návrh překladačů, protože sám o sobě je také realizace příčinou funkčnosti v hardwaru nebo mikrokód, a to nejen v omezené paměti kompilátor (nebo jeho kód byl vytvořen). Po zavedení RISC se tento přístup stal známým jako složitá kompilace souboru příkazů nebo CISC. V procesory byly také poměrně málo registry z několika důvodů:

Velký počet registrů poskytuje dlouhodobou ochranu se a obnovu obsahu zásobníku stroje a vyžaduje velký počet bitů jako spetsyfykatorov týmů, což znamená méně hustý kód.

Registry CPU jsou dražší než externí paměťové buňky.

Omezená dostupnost desek plošných spojů nebo integrovaných obvodů.

Praktická aplikace

RISC architektura procesoru se nyní používá ve velkém rozsahu platforem, od chytrých telefonů do tablet na některé zvysoce výkonné superpočítače, jako je počítač K (vůdce seznamu 500 nejlepších v roce 2011). Počátkem 21. století se většina nízkoprofilových a mobilních systémů spoléhala na architekturu RISC. Příklady:

Architektura ARM dominuje na trhu s nízkoenergetickými a levnými vestavěnými systémy (200-1800 MHz v roce 2014). To je použito v několika Android menšinových systémů, Apple iPhone a iPad, Microsoft Windows Phone (dříve Windows Mobile), přičemž RIM zařízení (topic.risc.arhitektura), Nintendo Game Boy Advance, DS /3DS a přepínače.

Linka MIPS (v určitém okamžiku používané v mnoha počítačích SGI), a nyní - PlayStation, PlayStation 2 Nintendo 64 (ipb.risc.arhitektura), PlayStation Portable herní konzoly a brány pro prostor takových jako Linksys WRT54G.

Hitachi SuperH, který se používá v Sega Super 32X, Saturn a Dreamcast (viewtopic.php.risc.arhitektura), nyní vyvinuta a je prodávána jako Renesas SH4.

Atmel AVR se používá v různých produktových řadách: od ručních ovladačů Xbox po BMW.

RISC-V (vbulletin.risc.arhitektura), pátý Berkeley RISC ISA open source 32-bitový adresní prostor, malé jádro celé číslo instrukční sady, experimentální „shrnutí» ISA hustot pro kód a určené pro standardní a speciální rozšíření.

Pracovní stanice, servery a superpočítače.

MIPS (powered.by.smf.risc.arhitektura) Silicon Graphics (ukončen v roce 2006, které vytvářejí systémy založené na MIPS).

SPARC, Oracle (dříve Sun Microsystems) a Fujitsu (phorum.risc.arhitektura).

Architektura IBM Power Architecture, používaná ve většině superpočítačů IBM, middleware serverů a terminálových stanic.

PA-RISC Hewlett-Packard(Phpbb.risc.arhitektura), označovaný také jako HP-PA (přerušena na konci roku 2008).

Alpha, který se používá v single-palubních počítačů, pracovních stanic, serverů a superpočítačů z Digital Equipment Corporation, Compaq HP (přerušeny v roce 2007).

RISC-V (powered.by.phpbb.risc.arhitektura), pátý Berkeley RISC ISA, open source, 64 nebo 128 bitů adresový prostor a celý jádro, pokročilé plovoucí desetinnou čárkou atomizace a zpracování vektoru, a je navržen tak, aby rozšířit pokyny pro sítě IO zpracování. 64-bit superskalyarnыy Rocket design je k dispozici ke stažení.

Srovnání s jinými architektury

Některé procesory byly navrženy s velmi malým souborem instrukcí, ale tyto struktury se významně liší od tradičních RISC architektuře, protože byly uvedeny další údaje, jako je například minimální soubor příkazů (MISC) transport nebo triggered architektury (TTA). RISC architektuře tradičně měl malý úspěch na trhu stolních počítačů a komoditních serverů, kde jsou dominantní platformy založené na procesorech x86 architektury. To však může změnit, protože procesory založené na architektuře ARM vyvinut pro systémy s vyšším výkonem. Výrobců, včetně Cavium, AMD a Qualcomm, povolený serverových procesorů založených na architektuře ARM. ARM také pracoval s Cray v roce 2017 k vytvoření superpočítač založený na architektuře ARM. Vůdce počítačového průmyslu společnost Microsoft oznámila, že ve spolupráci s Qualcomm v roce 2017 je plánována na podporu PC verzi Windows 10 zařízení založených na Qualcomm Snapdragon.Tato zařízení budou podporovat software Win32 založený na x86 pomocí emulátoru procesoru x86. Kromě desktopové arény je ARM RISC architektura široce používána v smartphonech, tabletách a mnoha formách vestavěného zařízení. Také Intel Pentium Pro (P6) využívá pro své procesory interní jádro procesoru RISC. Zatímco původní vývoj architektury RISC procesoru byl výrazně odlišný od inovativních projektů CISC, od roku 2000 jsou nejvýkonnější procesory RISC téměř stejné jako nejvíce výkonné procesory v řadě CISC.